Active Member
- Bài viết
- 2,335
- Điểm tương tác
- 0
- Điểm
- 36
[font=sans-serif, Arial, Verdana,]Trong phần này, tất cả chúng ta sẽ đi sâu hơn một chút vào các tính năng kiến trúc vi mô của cục xử lý Intel Xeon Scalable mới. Chúng tôi đang triển khai đánh giá và nhận định tổng thể và toàn diện về Intel Xeon Scalable từ Lever căn nguyên, chipset, kết nối mạng lưới, benchmarks, vendor launches, và SKU stacks. Vì các bộ vi xử lý mới có tên khá dài, nên chúng tôi sử dụng tên mã chính thức của Skylake-SP trong bài viết này[/font]
[font=sans-serif, Arial, Verdana,]so sánh Cache L2, Cache L3 Intel Skylake và Intel Broadwell[/font]
[font=sans-serif, Arial, Verdana,]1. Bước đầu với cùng 1 lõi Skylake[/font]
[font=sans-serif, Arial, Verdana,]Chúng tôi bước đầu bàn luận về phong cách xây dựng vi mô với lõi Skylake-SP căn bản. Điều đáng kinh ngạc là một số trong những fan hâm mộ có thể nhận biết đấy là lõi Skylake căn bản đã được Intel sử dụng trong nhiều năm. &Amp; kế tiếp lan rộng ra thêm bộ nhớ lưu trữ L2 & gia tăng FMA trong AVX (vector nâng cao)[/font]
[font=sans-serif, Arial, Verdana,]không hẳn tất cả những chip xử lý sẽ sở hữu đơn vị chức năng FMA thứ hai. Chính là một trong những phần khác của sự việc khác biệt giữa những tầng bộ giải quyết không giống nhau.[/font]
[font=sans-serif, Arial, Verdana,]đây là slide diễn đạt một vài đổi mới về kiến trúc vi mô kỹ thuật hơn Broadwell-EP.[/font]
[font=sans-serif, Arial, Verdana,]Intel hi vọng cải thiện hiệu năng IPC tăng 10% đối với lõi Intel Xeon E5-2600 V4 (Broadwell-EP) các thông số kỹ thuật sau của chúng tôi sẽ cho thấy thêm rằng ở cùng vận tốc đó, chúng tôi nhận thấy hiệu năng > 30% đối với Intel Xeon E5-2600 V1 (Sandy Bridge-EP)[/font]
[font=sans-serif, Arial, Verdana,]chính là một vài liệu quan trọng vì hai Vì Sao. Thứ nhất, những máy chủ Intel Xeon E5-2600 V1 là những máy đã đạt mức chu kỳ luân hồi làm mới 5 năm với thế hệ mái ấm gia đình Intel Xeon. Thứ 2, cải tổ 30% + IPC được kết hợp với số lượng Core tối đa tăng từ 8 đến 28 Core. Đó là lúc thích hợp để diễn ra chu kỳ luân hồi thay thế ở mô hình rất lớn. Trên cùng một nguyên tắc chung là ở cùng một vận tốc đo, 3 chip Skylake-SP sẽ thực hiện việc làm bằng bốn 4 Intel Xeon E5-2600 V1.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: bán HPe ML10 Gen9[/font]
[font=sans-serif, Arial, Verdana,]2. Kiến trúc Intel Skylake SP Microarchitecture biến đổi khái niệm Cache L2 và L3.[/font]
[font=sans-serif, Arial, Verdana,]Intel đã triển khai chuyển đổi để tăng con số Low Latency mà nó có sẵn cho mỗi lõi. Phần server được bức tốc 768KB Cache L2 cho tổng số 1MB Cache L2 so với trước đây chỉ là 256M Cache.[/font]
[font=sans-serif, Arial, Verdana,]đồng thời, Intel đã giảm bộ nhớ cache L3 gần 1/2 từ 2,5MB (lõi trong Broadwell-EP) xuống còn 1,375M(lõi trong Skylake-SP). Sự chuyển đổi đó giúp Intel giảm giá thành bán dẫn để tăng kích thước bộ lưu trữ Cache L2 và cốt lõi đếm tất cả trên một quy trình 14nm.
Vậy Lý Do Vì Sao Intel sẽ thực hiện đổi khác độ trễ bộ nhớ lưu trữ cache ??? Đơn giản và dễ dàng là vì bộ nhớ Cache L2 có vận tốc nhanh hơn bộ đệm L3 từ 3,5-4 lần. Khi số lượng lõi tăng lên, độ trễ bộ nhớ Cache L3 tăng lên cho nên vì vậy Intel cần dịch chuyển nhiều tài liệu CPU hơn. Cho nên việc đổi khác bản vẽ xây dựng này làm giảm tải trọn vẹn cho bộ đệm Cache L3, Đây củng làm nên thay đổi khi đối chiếu thông số Cache không như trước đó.[/font]
[font=sans-serif, Arial, Verdana,]Mộtphương pháp mà Intel đang sử dụng là để cho bộ lưu trữ Cache L3 giảm tải là đây. Đó là slide của Intel biểu đạt sự khác hoàn toàn về tiến trình vận hành:[/font]
[font=sans-serif, Arial, Verdana,]Chìa khóa ở đấy là thay vì tài liệu được coppy cả vào cache L2 & L3, dữ liệu hoàn toàn có thể được tải trực tiếp vào bộ đệm L2. Nếu như bạn là 1 trong chuyên gia về storage quen với sự sắp xếp lưu trữ chúng ta có thể hình dung điều ấy tương tự như việc hoàn toàn có thể tải dữ liệu liên đới lên cấp NVMe & tiếp đến xủ lý và đẩy thẳng tài liệu ra. Không phải như SSD SATA/ SAS hoặc HDD cần thay phải coppy chúng vào cả hai tầng trước khi dùng nó.[/font]
[font=sans-serif, Arial, Verdana,]Để được rõ ràng, tổng kích cỡ bộ nhớ lưu trữ cache đi xuống với phong cách thiết kế này. L2 + L3 trên Broadwell-EP là 2,75MB trong những khi trênSkylake-SP là 2,375MB. Bộ lưu trữ cache Broadwell-EP L3 có một bản sao của dữ liệu bộ nhớ lưu trữ cache L2 chính vì như vậy ta có tổng bộ nhớ lưu trữ cache L3 là 2,5MB. Phương pháp tính cache trước đây là số core nhân với tổng nhớ cache VD: CPU E5 2620v4 có 8 core x 2,5Mb = 20M Cache. Nhưng với phong cách thiết kế mới này việc đối chiếu Cache giữa 2 dòng mới & cũ là không thể vì 2 phong cách thiết kế Xeon trên 2 nền tảng gốc rễ công nghệ khác nhau.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: bán hpe dl560 Gen10[/font]
[font=sans-serif, Arial, Verdana,]Intel không bao giờ cho chúng ta cái nhìn này, nhưng trải qua một bài trình bày dài, nhưng bản phác thảo rất là thô sơ về Lý Do Lý Do công trình xây dựng này trông giống như thế này:[/font]
[font=sans-serif, Arial, Verdana,]tác dụng vì mỗi lõi hoàn toàn có thể nhận được bộ lưu trữ Cache L2 độ trễ thấp hơn, nó hoàn toàn có thể nhận được quyền lợi lớn tại mức dung lượng giữa 256KB & 1MB trong lúc từ bỏ kha khá ít từ 0-256KB và 1MB đến 2,375MB. 128KB cuối cùng là đồng bằng còn sót lại trong các size bộ lưu trữ cache kết quả.[/font]
[font=sans-serif, Arial, Verdana,]Đó là 1 trong những sơ đồ rất thô sơ để minh họa cho sự cân đối. Yếu tố khác rõ ràng là bộ nhớ cache L3 được chia sẻ có nghĩa là dữ liệu độ trễ cao hơn nữa trong bộ nhớ cache L3 của Broadwell-EP có sẵn cho những lõi khác. Với Skylake-SP, không có không ít dữ liệu cache L3 được chia sẻ trên chip này.[/font]
[font=sans-serif, Arial, Verdana,]thực tế, điều ấy có nghĩa là kết hợp với các cách tân lưới Skylake-SP, phần lớn thời hạn Skylake-SP nhanh hơn, nhưng vẫn đang còn khi Broadwell-EP nhanh hơn. Sau đây là dữ liệu của Intel sử dụng những thành phần SPECint_rate 2006.[/font]
[font=sans-serif, Arial, Verdana,]phong cách xây dựng Intel Skylake SP L3 Cache Inclusive V Không bao gồm SPECint[/font]
[font=sans-serif, Arial, Verdana,]Intel Skylake SP Microarchitecture L3 Cache Inclusive V Non Inclusive SPECint[/font]
[font=sans-serif, Arial, Verdana,]đây là phiên bản SPECfp_rate 2006 của biểu đồ đó:[/font]
[font=sans-serif, Arial, Verdana,]kiến trúc Intel Skylake SP L3 Cache Inclusive V Không bao gồm SPECfp[/font]
[font=sans-serif, Arial, Verdana,]Về căn bản các gì tài liệu này cho chúng ta biết là so với khối lượng công việc SPECint và SPECfp, có bộ lưu trữ cache L2 lớn hơn có nghĩa là Phần Trăm truy vấn bộ lưu trữ cache độ trễ thấp tăng đều. Nó cũng cho tất cả chúng ta thấy rằng đối với các khối lượng việc làm này Cache L3 lớn hơn hay bé nhiều hơn trong kiến trúc mới Skylake-SP củng không ảnh hưởng nhiều.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: sever HPE ML30Gen9[/font]
[font=sans-serif, Arial, Verdana,]so sánh Cache L2, Cache L3 Intel Skylake và Intel Broadwell[/font]
[font=sans-serif, Arial, Verdana,]1. Bước đầu với cùng 1 lõi Skylake[/font]
[font=sans-serif, Arial, Verdana,]Chúng tôi bước đầu bàn luận về phong cách xây dựng vi mô với lõi Skylake-SP căn bản. Điều đáng kinh ngạc là một số trong những fan hâm mộ có thể nhận biết đấy là lõi Skylake căn bản đã được Intel sử dụng trong nhiều năm. &Amp; kế tiếp lan rộng ra thêm bộ nhớ lưu trữ L2 & gia tăng FMA trong AVX (vector nâng cao)[/font]
[font=sans-serif, Arial, Verdana,]không hẳn tất cả những chip xử lý sẽ sở hữu đơn vị chức năng FMA thứ hai. Chính là một trong những phần khác của sự việc khác biệt giữa những tầng bộ giải quyết không giống nhau.[/font]
[font=sans-serif, Arial, Verdana,]đây là slide diễn đạt một vài đổi mới về kiến trúc vi mô kỹ thuật hơn Broadwell-EP.[/font]
[font=sans-serif, Arial, Verdana,]Intel hi vọng cải thiện hiệu năng IPC tăng 10% đối với lõi Intel Xeon E5-2600 V4 (Broadwell-EP) các thông số kỹ thuật sau của chúng tôi sẽ cho thấy thêm rằng ở cùng vận tốc đó, chúng tôi nhận thấy hiệu năng > 30% đối với Intel Xeon E5-2600 V1 (Sandy Bridge-EP)[/font]
[font=sans-serif, Arial, Verdana,]chính là một vài liệu quan trọng vì hai Vì Sao. Thứ nhất, những máy chủ Intel Xeon E5-2600 V1 là những máy đã đạt mức chu kỳ luân hồi làm mới 5 năm với thế hệ mái ấm gia đình Intel Xeon. Thứ 2, cải tổ 30% + IPC được kết hợp với số lượng Core tối đa tăng từ 8 đến 28 Core. Đó là lúc thích hợp để diễn ra chu kỳ luân hồi thay thế ở mô hình rất lớn. Trên cùng một nguyên tắc chung là ở cùng một vận tốc đo, 3 chip Skylake-SP sẽ thực hiện việc làm bằng bốn 4 Intel Xeon E5-2600 V1.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: bán HPe ML10 Gen9[/font]
[font=sans-serif, Arial, Verdana,]2. Kiến trúc Intel Skylake SP Microarchitecture biến đổi khái niệm Cache L2 và L3.[/font]
[font=sans-serif, Arial, Verdana,]Intel đã triển khai chuyển đổi để tăng con số Low Latency mà nó có sẵn cho mỗi lõi. Phần server được bức tốc 768KB Cache L2 cho tổng số 1MB Cache L2 so với trước đây chỉ là 256M Cache.[/font]
[font=sans-serif, Arial, Verdana,]đồng thời, Intel đã giảm bộ nhớ cache L3 gần 1/2 từ 2,5MB (lõi trong Broadwell-EP) xuống còn 1,375M(lõi trong Skylake-SP). Sự chuyển đổi đó giúp Intel giảm giá thành bán dẫn để tăng kích thước bộ lưu trữ Cache L2 và cốt lõi đếm tất cả trên một quy trình 14nm.
Vậy Lý Do Vì Sao Intel sẽ thực hiện đổi khác độ trễ bộ nhớ lưu trữ cache ??? Đơn giản và dễ dàng là vì bộ nhớ Cache L2 có vận tốc nhanh hơn bộ đệm L3 từ 3,5-4 lần. Khi số lượng lõi tăng lên, độ trễ bộ nhớ Cache L3 tăng lên cho nên vì vậy Intel cần dịch chuyển nhiều tài liệu CPU hơn. Cho nên việc đổi khác bản vẽ xây dựng này làm giảm tải trọn vẹn cho bộ đệm Cache L3, Đây củng làm nên thay đổi khi đối chiếu thông số Cache không như trước đó.[/font]
[font=sans-serif, Arial, Verdana,]Mộtphương pháp mà Intel đang sử dụng là để cho bộ lưu trữ Cache L3 giảm tải là đây. Đó là slide của Intel biểu đạt sự khác hoàn toàn về tiến trình vận hành:[/font]
[font=sans-serif, Arial, Verdana,]Chìa khóa ở đấy là thay vì tài liệu được coppy cả vào cache L2 & L3, dữ liệu hoàn toàn có thể được tải trực tiếp vào bộ đệm L2. Nếu như bạn là 1 trong chuyên gia về storage quen với sự sắp xếp lưu trữ chúng ta có thể hình dung điều ấy tương tự như việc hoàn toàn có thể tải dữ liệu liên đới lên cấp NVMe & tiếp đến xủ lý và đẩy thẳng tài liệu ra. Không phải như SSD SATA/ SAS hoặc HDD cần thay phải coppy chúng vào cả hai tầng trước khi dùng nó.[/font]
[font=sans-serif, Arial, Verdana,]Để được rõ ràng, tổng kích cỡ bộ nhớ lưu trữ cache đi xuống với phong cách thiết kế này. L2 + L3 trên Broadwell-EP là 2,75MB trong những khi trênSkylake-SP là 2,375MB. Bộ lưu trữ cache Broadwell-EP L3 có một bản sao của dữ liệu bộ nhớ lưu trữ cache L2 chính vì như vậy ta có tổng bộ nhớ lưu trữ cache L3 là 2,5MB. Phương pháp tính cache trước đây là số core nhân với tổng nhớ cache VD: CPU E5 2620v4 có 8 core x 2,5Mb = 20M Cache. Nhưng với phong cách thiết kế mới này việc đối chiếu Cache giữa 2 dòng mới & cũ là không thể vì 2 phong cách thiết kế Xeon trên 2 nền tảng gốc rễ công nghệ khác nhau.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: bán hpe dl560 Gen10[/font]
[font=sans-serif, Arial, Verdana,]Intel không bao giờ cho chúng ta cái nhìn này, nhưng trải qua một bài trình bày dài, nhưng bản phác thảo rất là thô sơ về Lý Do Lý Do công trình xây dựng này trông giống như thế này:[/font]
[font=sans-serif, Arial, Verdana,]tác dụng vì mỗi lõi hoàn toàn có thể nhận được bộ lưu trữ Cache L2 độ trễ thấp hơn, nó hoàn toàn có thể nhận được quyền lợi lớn tại mức dung lượng giữa 256KB & 1MB trong lúc từ bỏ kha khá ít từ 0-256KB và 1MB đến 2,375MB. 128KB cuối cùng là đồng bằng còn sót lại trong các size bộ lưu trữ cache kết quả.[/font]
[font=sans-serif, Arial, Verdana,]Đó là 1 trong những sơ đồ rất thô sơ để minh họa cho sự cân đối. Yếu tố khác rõ ràng là bộ nhớ cache L3 được chia sẻ có nghĩa là dữ liệu độ trễ cao hơn nữa trong bộ nhớ cache L3 của Broadwell-EP có sẵn cho những lõi khác. Với Skylake-SP, không có không ít dữ liệu cache L3 được chia sẻ trên chip này.[/font]
[font=sans-serif, Arial, Verdana,]thực tế, điều ấy có nghĩa là kết hợp với các cách tân lưới Skylake-SP, phần lớn thời hạn Skylake-SP nhanh hơn, nhưng vẫn đang còn khi Broadwell-EP nhanh hơn. Sau đây là dữ liệu của Intel sử dụng những thành phần SPECint_rate 2006.[/font]
[font=sans-serif, Arial, Verdana,]phong cách xây dựng Intel Skylake SP L3 Cache Inclusive V Không bao gồm SPECint[/font]
[font=sans-serif, Arial, Verdana,]Intel Skylake SP Microarchitecture L3 Cache Inclusive V Non Inclusive SPECint[/font]
[font=sans-serif, Arial, Verdana,]đây là phiên bản SPECfp_rate 2006 của biểu đồ đó:[/font]
[font=sans-serif, Arial, Verdana,]kiến trúc Intel Skylake SP L3 Cache Inclusive V Không bao gồm SPECfp[/font]
[font=sans-serif, Arial, Verdana,]Về căn bản các gì tài liệu này cho chúng ta biết là so với khối lượng công việc SPECint và SPECfp, có bộ lưu trữ cache L2 lớn hơn có nghĩa là Phần Trăm truy vấn bộ lưu trữ cache độ trễ thấp tăng đều. Nó cũng cho tất cả chúng ta thấy rằng đối với các khối lượng việc làm này Cache L3 lớn hơn hay bé nhiều hơn trong kiến trúc mới Skylake-SP củng không ảnh hưởng nhiều.[/font]
[font=sans-serif, Arial, Verdana,]>>> Xem thêm: sever HPE ML30Gen9[/font]
